Unreal Tournament 2004
RAM-problema
Buenas, bueno resulta ke xfin me e pillado la 2ª barra de 512mb ddr ( 400mhz), para poder aprovechar la función DUAL de mi placa, Gigabyte K7
( Ga-7N400-L) con chip nforce2.
Resulta ke si, va de maravilla, se nota mazo la diferencia, pero tras 10-15 epikos minutos se me cae el explorer (no ie, el explorer 
), la 1ª vez aun me salia el mensaje de enviar el error y al darle ke no reinicia el sistema, ara ya ni eso, reinicia sin más…xk puede ser ¿?
-decir ke la placa tiene 2 canales, y tal y como pone en el manual he metido una barra por canal, y efectivamente al iniciar me sale “Dual channel function enabled”
-la 1ª es una Infineon Cl 2.5 , 400 mhz de 512 mb
-la 2ª una Mdt Cl 2.5, 400 mhz de 512
…no tengo ni puta, dudo ke aya movido algo al instalarla….y la memoria nueva es eso, nueva , y además si arranca bien no debe tener problem no ¿?
Gracias adelantadas por cualkier ayuda ¡!
03 Abr 2005, 09:22
-
Unreal Tournament 2004
- Ayuda
- Competiciones
- Comunidad
- General
Pasale el memtest
www.memtest86.com
pasale el memtest
y agregame al msn pa lo del CDA, decir q el memtest se pasa por disketera y esas cosas no puedes ejecutarlo desde windons, ale suerte
errores de memoria…. ummm… mira que me suena el tema
Si mal no me acuerdo, la memoria debería aguantar trabajar a 2’65V mínimo. Y si cada módulo es diferente… pues eso.
Para quitaros dolores de cabeza deberías usar memoria DDR 500 (sí, cinco cero cero) y superior.
pa mi q la memoria ha petao :f
Cambiala de sitio la nueva
. Aunque para hacer dual channel lo ideal suelen ser dos memorias completamente iguales,hay algunas placas que tienen mas tolerancia a las diferencias que otras.
bueno, lo del memtest mu wapo pero lo veía xungo y me puse a probar antes
, la nueva va bien sin duda, ara resulta ke poniendo la nueva (Cl 2.5) en el 1º, y la vieja (Cl 3) en el 3º (slot), va perfectamente, por ahora 
, el de la tienda me dijo ke mjr ke sea el mismo CL, pero ke en una placa gigabyte no deberia dar problemas..
, pero ke es concretamente ?
…la duda es xk ?
-osea antikrizt tenia razón :-P
-bueno muxisimas gracias, esta noxe veré si funciona bien del todo
-el Cl, clock no ?
Pd: Tirias te tengo agregado ya, sorry, a ver si nos pillamos y xarrem, stoy un poco liao por carnet, acabando 2º Bach y esas css :-P
obviamente, sta mal lo ke os dije, la infineon es CL.3
yo mi primer intento de hacer el dual channel deje frita una placa base con un par de nanya 256
.
.
Luego fui a lo echo y meti x2 kingston value 512 ddr400 y tirando con ellas k estoy a 1gb
P.D. para mi ke la placa esta ya tocada por ke era nueva y las mierdas memorias sobrevivieron
pos na deciros ke ya va bien :-D…xD
???
me gustaria saber xk
si es por lo del Clock, se ve ke al poner el de 2.5 en el 1º y el de 3 en el 3º va, pero al revés no
ke coño es lo de Cl 2/2.5/3 etc
La memoria DDR550 funciona a 275 Mhz, y como el tiempo es la inversa de la frecuencia un ciclo es una 275 millonésima parte de un segundo. O lo que es lo mismo 1/275.000.000 segundos.
.
Resumiendo, un ciclo es una unidad de tiempo más pequeña que el tiempo que tardamos en parpadear. Cuanto más alta la frecuencia menor es la duración de un ciclo. Cuando vemos que una memoria tiene unas latencias de 3-4-4-8 o 2-2-2-5 lo que nos están diciendo es que tarda 3 ciclos en la primera etapa, 4 ciclos en la segunda etc… Veamos un poco por encima que es cada una de estas etapas. La memoria RAM se puede considerar como un matriz de dos dimensiones de condensadores.
La primera etapa es el RAS (Row address strobe) y consiste en enviar la información de la fila a la que queremos acceder y vaciar los condensadores en un buffer especial. Supongamos que trabajamos a 3-4-4-8, esto tardará 3 ciclos, es decir 3/275.000.000 segundos. Antes de iniciar la siguiente etapa deberemos esperar un poquito, se trata de RAS to CAS, en concreto 4 ciclos. Como cada condensador almacena un bit ahora tenemos miles de bits en este buffer especial, deberemos enviar el CAS (Column addres Strobe), es decir las columnas que nos interesan de la fila. Tardaremos 4 ciclos más. Finalmente como para consultar la información almacenada en los condensadores los hemos descargado deberemos restaurarlos. El último número especifica cuanto tiempo estará una fila almacenada en el buffer especial antes de restaurarla. Se trata del último número, el RAS Precharge, en nuestro ejemplo 8 ciclos. La suma de los tiempos de los ciclos es lo que nos da el tiempo de acceso, también conocido como latencia. Vaya rollo he soltado
se te olvido kitar el freno de mano no?
gracias :-P, ( suponiendo ke e entendido algo
)
, conclusion eske 1 ciclo = 1 periodo ( clásica nomenclatura de la eso 
),
bueno en esencia e pillao lo del ciclo
este conke menor, pos más rapido luego a mayor frecuencia menos tiempo por cada ciclo y el nº de ciclos necesarios conke menos mjr. verdad?
en cristiano, la 2.5 es mjr ke la cl 3
y bueno poniendo la más rapida en el 1er slot funciona bien, el xk ? será una duda metafísica insignificante